台积电与算力供应链：先进制程的「单点」地图

AI 算力的每一次跃升，背后都是半导体工业的极限操作；而这条工业链有一个让战略家夜不能寐的特征：极度集中。设计软件集中在三家公司，先进制程集中在一家代工厂，光刻机集中在一家设备商，高端显存集中在三家存储厂。本库《算力治理》讲过「集中性 = 可监管性」，本篇把这条供应链的地图画完整：每个节点是什么、集中到什么程度、为什么集中、以及哪里最脆弱。

供应链地图：从设计到封测的五个环节

环节一：设计（EDA 与 IP）。芯片设计依赖 EDA 软件（电子设计自动化）——全球市场由三家（Synopsys、Cadence、西门子 EDA）占据绝对主导；芯片里复用的 IP 核（处理器架构、接口授权）同样高度集中（Arm 架构在低功耗领域的主导地位）。EDA 是典型的「小市场、高杠杆」环节：市场总量不大，但没有它任何芯片都设计不出来——这也是出口管制名单上的常客（对特定国家的 EDA 禁售等于禁其设计先进芯片）。环节二：制造（晶圆代工）。先进制程（5nm 及以下）的代工，台积电一家占绝对主导（三星是唯一在同一梯队的竞争者，英特尔在追赶）——英伟达、AMD、苹果的旗舰芯片全部出自台积电的先进产线。制造环节的集中是半导体的「自然垄断」特征所致：先进制程的单座晶圆厂投资以数百亿美元计、良率爬坡需要十年的工艺积累、规模效应碾压一切——愿意且能够玩这个游戏的公司，全世界只剩两三家。环节三：设备（光刻机为首）。制造先进芯片的设备里，EUV 光刻机由阿斯麦（ASML）独家供应（全球唯一能造 EUV 的公司，年产几十台，单台售价数亿美元）——而阿斯麦的光源（激光器）、镜头（蔡司）等核心部件同样来自独家供应商；设备层的其他环节（刻蚀、沉积、检测）由应用材料、泛林、东京电子等瓜分。环节四：存储（HBM）。AI 芯片的显存瓶颈让高带宽存储（HBM）成为第二战场——HBM 的供给集中在 SK 海力士、三星、美光三家（海力士在 HBM 世代切换中领先）；HBM 的产能与良率直接影响 AI 芯片的出货上限。环节五：封测（先进封装）。AI 芯片的算力提升越来越依赖先进封装（CoWoS 类技术——把算力芯片与 HBM 堆叠封装在一起），台积电的先进封装产能同样是瓶颈节点（CoWoS 产能的紧张多次被头部厂商点名）。

为什么集中：三个「自然垄断」的齿轮

供应链的集中不是阴谋，是半导体工业的经济结构使然，三个齿轮互相咬合。齿轮一：研发成本的指数化。每个先进节点的研发投入以数百亿美元计，只有全球最大的市场参与者能摊薄——玩家越少，剩下的玩家越强，进入门槛越高（正反馈）。齿轮二：良率的学习曲线。制程的良率靠量产中的试错积累，先发者的良率优势是后来者用钱买不到的时间差——先进制程的竞争本质上是对「学习曲线先手」的竞争。齿轮三：生态的相互锁定——EDA、IP、设备、代工、存储各环节互相认证与协同优化（新制程需要设备厂协同开发、新设计需要代工的工艺库支持），环节间的深度耦合让任何新进入者都要同时打通多个环节。三个齿轮的结果：这条供应链的每个节点都形成了「两三家以内的寡头、一家独大的头部」结构——效率上这是最优解，韧性上这是最险的棋局。

脆弱性与韧性：单点的风险与再平衡的努力

集中的结构决定了它的脆弱清单与再平衡努力。脆弱清单：地理单点——先进制程与封测的产能高度集中于台湾地区（地缘政治的敏感性使这成为全球科技产业最大的单一风险敞口；台积电的海外建厂——美国亚利桑那、日本熊本、德国德累斯顿——正是对此的缓释，但先进节点的「主力产线在台」的中短期格局难改）；设备单点——EUV 的独家供应使设备禁运成为最强的管制手段；市场单点——AI 需求的高度集中（少数巨头的资本开支决定供应链的景气度——需求的波动同样经链条放大）。再平衡的努力：地缘再平衡——各国的芯片法案（美国的 CHIPS 法案补贴本土制造、欧盟的芯片法案、日本的半导体复兴计划、中国的成熟制程+国产替代双线）本质上都在为「去单点」付学费（补贴的成本是「保险费」）；技术再平衡——先进封装的多元化、Chiplet 架构（降低对单一极限制程的依赖）、以及下一代光刻技术的研发储备。诚实的时间表：供应链的再平衡以「五年十年」为单位——先进制程的任何新玩家都需要十年的学习曲线，这个链条的集中性在中期内是「可缓释、不可消除」的结构特征。

芯片设计的新变量：Chiplet 与先进封装

供应链地图里正在生长的新变量是 Chiplet（芯粒）架构与先进封装的耦合。Chiplet 的逻辑：把一颗大芯片拆成多个小「芯粒」（计算芯粒、IO 芯粒、缓存芯粒），再用先进封装把它们拼在一起——小芯粒的良率远高于大芯片（芯片越大，瑕疵概率越高、良率越低），拆开后每个小粒的良率提升带来整体成本的下降；不同芯粒还可以用不同制程（计算粒用最先进的、IO 粒用成熟制程）——把昂贵的先进制程只花在刀刃上。对供应链地图的改写：Chiplet 让「先进制程的垄断」不再是唯一路径——封装（先进封装）成为新的「制程」：芯粒之间的互连带宽（封装内的互连密度）成为新的性能战场，先进封装的产能与技术因此成为新的战略节点（本篇正文的环节五权重上升）。对 AI 芯片的含义：Chiplet 是「绕过制程极限」的重要路线——当最先进制程的获取受限（管制或产能），芯粒组合可以用成熟制程的部分拼出接近的性能；这也是被管制方突围的技术选项之一（本库《算力治理》的突围路径再添一条）。产业的新分水岭：Chiplet 时代的竞争从「制程竞赛」部分转向「封装与互连竞赛 + 生态标准竞赛」（芯粒互联标准的竞争——统一标准 vs 各家私有——正在重演当年接口标准之战）——半导体竞争的主战场，正在从「纳米」走向「毫米级组装」。

HBM 的战争：AI 显存瓶颈的争夺战

供应链地图的环节四（HBM）值得单独展开，它已成为 AI 芯片竞争的第二战场。HBM 为什么是 AI 的刚需：大模型的推理与训练都需要极高的显存带宽（参数与数据在计算单元与显存间的高速搬运——「内存墙」是 AI 算力的第一瓶颈），HBM（把存储芯片垂直堆叠、通过硅互连与计算芯片紧贴封装）是唯一的解法；AI 芯片的性能上限，一半由 HBM 的容量与带宽决定（算力再强，喂不上数据就是空转——本库《供应链》的 CoWoS 封装正是把 HBM 与 GPU 缝在一起的工艺）。HBM 的竞争格局：三家存储厂的世代竞赛（HBM3/HBM3E 到 HBM4 的世代切换——每代的容量与带宽提升，良率与产能是竞争的实质）；HBM 的产能极度紧张（先进 DRAM 制程 + 堆叠封装的双重门槛，产能的扩张以季度年计）——HBM 的产能分配，成为存储厂与 GPU 厂之间的博弈筹码。战争的两个前线：产能前线（谁锁定更多 HBM 产能，谁的产品出货就有保障——头部芯片厂与存储厂的长约绑定）；技术前线（HBM 的世代切换竞赛与「定制 HBM」的萌芽——为特定客户定制 HBM 规格的讨论，存储厂从商品化走向定制化的信号）。HBM 战争的启示：当产业的瓶颈从「算力」转移到「搬运数据的带宽」，战场的中心就从逻辑芯片转移到存储——每一代 AI 硬件的瓶颈都在移动，供应链的地图必须跟着瓶颈重画。

半导体的「成熟制程」另一面：被忽视的大多数

供应链地图聚焦先进制程，但半导体的另一半——成熟制程（28nm 及以上）——有自己独立的产业逻辑，值得补全地图。成熟制程的现实地位：绝大多数芯片（汽车、工业、家电、物联网）不需要先进制程（成本、可靠性、寿命的要求优先于性能）；汽车电子、功率半导体、模拟芯片的主力产能都在成熟制程——成熟制程是半导体产业的「基本盘」，体量大、周期稳。AI 时代的关联：AI 的算力竞赛集中在先进制程，但 AI 的「身体」（汽车电子化、工业智能化、物联网终端）拉动了成熟制程的需求——AI 产业的两条腿：一条腿踩先进制程（算力），一条腿踩成熟制程（智能的载体）。地缘的另一半：出口管制聚焦先进制程与 AI 芯片，成熟制程成为被管制方扩产的合规空间（国产成熟制程的产能扩张——它不触碰管制红线，又在汽车工业等场景替代进口）——成熟制程成为地缘博弈中「不设防的缓冲带」。地图补全的启示：看半导体产业不能只看纳米数的最先进竞赛——先进制程决定「算力的上限」，成熟制程决定「智能普及的底盘」——两条战线、两种逻辑、两组玩家，合起来才是完整的半导体产业。

小结

算力供应链收成四条：五个环节各有各的「单点」——EDA 三家、台积电一家、EUV 独家、HBM 三强、先进封装受限，每个节点都是效率上的最优解与韧性上的最险棋局；集中是三个自然垄断齿轮的结果——研发成本指数化、良率学习曲线、环节生态锁定，进门槛以十年计；最大的风险敞口是地理单点，各国的芯片法案是用补贴买保险的再平衡努力，时间表以五年十年计；AI 让这条本就集中的链条更加集中——算力的每一次跃升，都在加深对「单点」的依赖。理解了这张地图，就理解了为什么算力是地缘政治的核心筹码——因为整条供应链上，没有一个环节是可以轻易替代的。

参考资料

• 本库前篇：《算力芯片格局速览》《算力的度量衡》《算力治理：出口管制的产业影响》
• SEMI 与各代工厂的产能公开数据 —— 供应链集中度的行业统计
• 美国 CHIPS 与科学法案、欧盟芯片法案的公开文本 —— 再平衡政策的第一手材料